در این مقاله، مروري داریم بر چندین نوع مقاله در مورد مقایسه کننده ها که در آن ها از منطق دومینو و شبه دومینو در کاهش توان مصرفی و افزایش سرعت و عملکرد دستگاه مقایسه کننده استفاده شده است. در ابتدا مقایسه کننده جریان nبیتی با نفوذپذیري و فلوي مغناطیسی پایین با منطق دومینو با سرعت بالا مقایسه و بررسی شده است. مقایسه جریان بر اساس روشهاي دومینو باعث کاهش ظرفیت خازن پارازیتی روي گره دینامیکی شده و حجم جریان و مصرف توان کاهش یافته است. در ادامه یک منطق دو مینو جدید مبتنی بر مقایسه ولتاژ دو سر شبکه پایین کش (pull ( down networkبراي کاهش توان مصرفی گیت هاي عریض بدون افزایش چشم گیر تاخیر پیشنهاد شده است، همچنین با استفاده از مدار استاندارد و کامل، واحد منطق شبه دومینو را با سرعت بهتر و مصرف توان مناسب نسبت به منطق شبه CMOSمقایسه کرده ایم. در این طرح از تکنولوژي هاي 22نانومتر و 90نانومتر براي ترانزیستورهاي CMOSاستفاده شده، که به ترتیب با شبیه سازهاي HSPICEو SPICEشبیه سازي شده است و مداري با پهناي در حد مگا هرتز و مصرف توان کم ارائه می دهد. و در پایان مقایسه اي بین منطق دومینو و منطق شبه دومینو صورت گرفته و جمع بندي شده است.