اهمیت منطق دومینو و شبه دومینو در کاهش توان مصرفی در مدارات دیجیتال CMOS[taliem.ir]

اهمیت منطق دومینو و شبه دومینو در کاهش توان مصرفی در مدارات دیجیتال CMOS

چکیده

در این مقاله، مروري داریم بر چندین نوع مقاله در مورد مقایسه کننده ها که در آن ها از منطق دومینو و شبه دومینو در کاهش توان مصرفی و افزایش سرعت و عملکرد دستگاه مقایسه کننده استفاده شده است. در ابتدا مقایسه کننده جریان nبیتی با نفوذپذیري و فلوي مغناطیسی پایین با منطق دومینو با سرعت بالا مقایسه و بررسی شده است. مقایسه جریان بر اساس روشهاي دومینو باعث کاهش ظرفیت خازن پارازیتی روي گره دینامیکی شده و حجم جریان و مصرف توان کاهش یافته است. در ادامه یک منطق دو مینو جدید مبتنی بر مقایسه ولتاژ دو سر شبکه پایین کش (pull  ( down networkبراي کاهش توان مصرفی گیت هاي عریض بدون افزایش چشم گیر تاخیر پیشنهاد شده است، همچنین با استفاده از مدار استاندارد و کامل، واحد منطق شبه دومینو را با سرعت بهتر و مصرف توان مناسب نسبت به منطق شبه CMOSمقایسه کرده ایم. در این طرح از تکنولوژي هاي 22نانومتر و 90نانومتر براي ترانزیستورهاي CMOSاستفاده شده، که به ترتیب با شبیه سازهاي HSPICEو SPICEشبیه سازي شده است و مداري با پهناي در حد مگا هرتز و مصرف توان کم ارائه می دهد. و در پایان مقایسه اي بین منطق دومینو و منطق شبه دومینو صورت گرفته و جمع بندي شده است.

مقدمه

در فناوري هاي جدید کاهش توان مصرفی موضوع مهمی در کاربردهاي ولتاژ- پایین، توان- پایین و عملکرد بالا شده است. این مساله در کاربردهاي قابل حمل مثل گوشی هاي تلفن یا لپ تاپ ها که همواره به منبع توان نامحدود  دسترسی ندارد اهمیت بیشتري پیدا کرده است زیرا ممکن است زمان زیادي بیکار باشند که در این حالت عمده توان مصرفی مربوط به توان نشتی می باشد. از سوي دیگر با ادامه روند کاهش طول کانال، جریان هاي نشتی افزایش می یابند که بین این جریان ها، جریان نشتی زیر آستانه بطور نمایی زیاد می شود،که در نتیجه باعث افزایش کل توان مصرفی می شود. بنابراین طراحی گیت هایی با درون دهی بالا مخصوصا گیت هاي ORو AND-ORمورد توجه محققان قرار گرفت.

ABSTRACT

In this paper, we review a number of types of comparative articles that use Domino and Domino-like logic in reducing power consumption and increasing the speed and performance of the comparator device. Initially, a comparison of low-permeability and low magnetic flux current with high-speed domino logic is investigated. Comparison of current based on domino methods reduces the capacity of parasitic capacitance on the dynamic node and decreases the flow volume and power consumption. In the following, a new two-mega logic based on the comparison of the voltage of the two downstream networks is proposed to reduce the power consumption of wide gates without significantly increasing the delay, also using the standard and complete circuit, the domino-like logic unit We compared the CMOS-like logic with better speeds and power consumption than the CMOS-like logic, with 22 nm and 90 nm technology for CMOS transistors, simulated by the simulators of HSPICE and SPICE, respectively, and an orbital with a mega-Hz and consumable bandwidth Low power, and at the end of the comparison between domino logic and domino-like logic Is summarized.

INTRODUCTION

In new technologies, power reduction has been a major issue in low-voltage, low-power, and high-performance applications. This issue is more important in portable applications such as phones or laptops that do not always have access to unlimited power supplies, as it may take a lot of time to work, in which case the main power consumption is related to leakage power. On the other hand, with the continuation of the process of reducing the length of the channel, the leakage currents increase, between these flows, the leakage current below the threshold expands exponentially, thereby increasing the total power consumption. Therefore, the design of the high-insertion gates, especially the OR and AND gate gates, was considered by the researchers.

Year: 2017

Publisher : International Conference on Basic Research in Electrical Engineering

By : Touhid Aghaei, Rasool Walker, Ali Alizadeh Yualar, Ali Naderi Shahloo

File Information: Persian Language/ 10 Page / size: 401 KB

Download

سال : 1396

ناشر : کنفرانس بین المللی تحقیقات بنیادین در مهندسی برق

کاری از : توحید آقائی ، رسول گردش خواه، علی علیزاده یوالار ، علی نادري ساعتلو

اطلاعات فایل : زبان فارسی / 10 صفحه / حجم : KB 401

لینک دانلود

0 پاسخ

دیدگاه خود را ثبت کنید

تمایل دارید در گفتگو شرکت کنید؟
نظری بدهید!

دیدگاهتان را بنویسید