Energy efficient hybrid adder architecture

توضیحات

ABSTRACT

An energy efficient adder design based on a hybrid carry computation is proposed. Addition takes place by considering the carry as  propagating forwards from the LSB and backwards from the MSB. The incidence at a midpoint significantly accelerates the addition. This  acceleration together with combining low-cost ripple-carry and carry-chain circuits, yields energy efficiency compared to other adder architectures. The optimal midpoint is analytically formulated and its closed-form expression is derived. To avoid the quadratic RC delay  growth in a long carry chain, it is optimally repeated. The adder is enhanced in a tree-like structure for further acceleration. 32, 64 and 128-bit adders targeting 500 MHz and 1 GHz clock frequencies were designed in 65 nm technology. They consumed 11–18% less energy compared to adders generated by state-of-the-art EDA synthesis tool .

INTRODUCTION

With the explosion of mobile computers and other portable devices, low-power and low-energy design became a must. Power and energy go hand in hand; power reduction leads to lower energy consumption over a fixed time span. Arithmetic circuits are considerable contributors of power and energy in computation intensive applications and require therefore a careful power-delay design tradeoff . Addition is a fundamental arithmetic operation for which a wide variety of algorithms and methods exist . Many alternatives for adder architectures have been invented  with emphasis on their VLSI circuit implementation . Carrylookahead (CLA) , carry-skip , and carry-select  adder architectures, among many others, present different area-delaypower tradeoffs. Several works studied energy-efficient adders. While in basic full-adder cells were  roposed, in  carrypropagate adders were compared. It was noted in that faster arithmetic circuits can be more energy efficient, a direction taken by our work. This paper proposes a hybrid adder where addition takes place by considering the carry as propagating forwards from the least significant bit (LSB) and backwards from the most significant bit (MSB). The incidence at a midpoint significantly accelerates the addition. The acceleration together with combining low-cost ripple-carry and carry-chain circuits, yields energy efficiency compared to other adder architectures.

چکیده

طراحی محرک انرژی کارآمد مبتنی بر محاسبات ترکیبی ترکیبی پیشنهاد شده است. علاوه بر این، با توجه به حمل و نقل به عنوان ارسال به جلو از LSB و به عقب از MSB انجام می شود. بروز در یک نقطه متوسط به طور قابل توجهی باعث افزایش سرعت این افزودنی می شود. این شتاب همراه با ترکیب هزینه های کم هزینه حمل و نقل و زنجیره حمل و نقل، بهره وری انرژی در مقایسه با دیگر معماری ارتقا دهنده است. نقطه اوج مطلوب از لحاظ تحلیلی فرموله شده و بیان فرم بسته آن مشتق شده است. برای جلوگیری از رشد تاخیر RC چهار بعدی در یک زنجیره حمل طولانی، به طور مطلوب تکرار می شود. این شتاب دهنده در یک ساختار درختی برای شتاب بیشتر تقویت می شود. 32، 64 و 128 بیتی که هدف قرار دادن فرکانس های 500 مگاهرتز و 1 گیگاهرتز را در 65 نانومتر طراحی کردند. آنها مصرف انرژی 11 تا 18 درصد کمتر نسبت به افزودنیهای تولید شده توسط ابزار پیشرفته EDA تولید می کنند.

مقدمه

با انفجار رایانه های همراه و دیگر دستگاه های قابل حمل، طراحی کم انرژی و کم انرژی تبدیل به یک ضرورت شد. انرژی و انرژی دست در دست؛ کاهش قدرت منجر به کاهش مصرف انرژی در مدت زمان مشخص می شود. مدارهای محاسباتی، در برنامه های کاربردی فشرده محاسبات قابل توجهی از انرژی و انرژی هستند و بنابراین نیاز به طراحی دقیق طراحی قدرت را دارند. علاوه بر این یک عملیات محاسباتی اساسی است که طیف گسترده ای از الگوریتم ها و روش های آن وجود دارد. بسیاری از گزینه های معماری کمد اختراع شده اند با تاکید بر پیاده سازی مدار VLSI آنها. Carrylookahead (CLA)، carry-skip [4]، و معماری کامیون حمل و نقل، در میان بسیاری از دیگر، ارائه شده است. در چندین اثر، انرژی گران قیمت کارآمد مورد بررسی قرار گرفت. در حالیکه در سلولهای پایه ای کامل، کامپوزیت های حمل و نقل حمل می شدند، مقایسه شدند. در این یادداشتهای سریع تر حسابداری می توان انرژی کارآمدتری پیدا کرد، جهتی که توسط کار ما انجام می شود. در این مقاله پیشنهاد می شود ترکیبی ترکیبی که در آن علاوه بر این، با توجه به حمل به عنوان پیش نویس های ارسالی از حداقل بیت (LSB) و به عقب از مهم ترین بیت (MSB) انجام می شود. بروز در یک نقطه متوسط ​​به طور قابل توجهی باعث افزایش سرعت می شود. شتاب همراه با ترکیب هزینه های کم هزینه حمل و زنجیره حمل و نقل، بهره وری انرژی در مقایسه با دیگر معماری ارتقا دهنده است.

Year: 2014

Publisher : ELSEVIER

By :  Shmuel Wimer , Amnon Stanislavsky

File Information: English Language/ 7Page / size: 1.07 KB

Only site members can download free of charge after registering and adding to the cart

Download tutorial

سال : 1393

ناشر : ELSEVIER

کاری از : شومل ویمر، آمن استانیسلاوسکی

اطلاعات فایل : زبان انگلیسی / 7 صفحه / حجم : KB 1.07

فقط اعضای سایت پس از ثبت نام و اضافه کردن به سبد خرید می توانند دانلود رایگان کنند.خوشحال می شویم به ما پبیوندید

آموزش دانلود