يافته هاي نوين در رفتار ترانزيستور هاي اثر ميدان يونيزاسيون برخوردي

توضیحات

چکیده

در اين مقاله يافته هايي نوين در رفتار ترانزيستورهاي اثر ميدان يونيزاسيون برخوردي (IMOS) ارائه شده است.  ترانزيستورهاي اثر ميدان يونيزاسيون برخوردي افزاره هايي هستند كه دستيابي به شيب هاي زير آستانه كوچك تا 5 mv/decرا ممكن مي سازند. در اين افزاره ها ناخالصي درين و سورس متفاوت اند و فقط قسمتي از كانال توسط گيت پوشيده شده است. در اين مقاله ٔ تاثير پارامترهاي هندسي طول گيت، طول ناحيه ذاتي و ضخامت لايه سيليسيم بر عملكرد IMOSبررسي شده است . نتايج نشان مي دهند كه افزايش نسبت طول گيت به طول ناحيه ذاتي سبب افت در ولتاژ باياس مي شود ، ولي شيب زير آستانه را كاهش مي دهد. همچنين استفاده از يك لايه نازك براي سيليسيم كارايي افزاره را به طور كلي بهبود مي بخشد. در اين مقاله افزاره P-IMOSبر روي SOIبا استفاده از نرم افزار  ATLASشبيه سازي شده است .

 

مقدمه

ترانزيستور اثر ميدان يونيزاسيون برخوردي (IMOS) براي اولين بار در سال 2002بعنوان يك افزاره جديد معرفي شد. اين افزاره قادر است از طريق پديده يونيزاسيون برخوردي به جاي نفوذ حرارتي حامل ها از سورس به كانال، شيب زير آستانه را تا 5 mV/decكاهش دهد. اساسا” مي توان اين افزاره را به صورت يك ديود p-i-nدر حالت شكست بهمني با ولتاژ شكست كنترل شده توسط گيت در نظر گرفت. شبيه سازي هايي به منظور بررسي بهترين شرايط باياسينگ براي n-IMOS تاثیر تمركز ناخالصي در كانال انجام شده است. در اين مقاله تأثير پارامترهاي هندسي افزاره  p-IMOSساخته شده برترانزيستورهايي كه روي عايق اكسيد سيليسيم (SOI)2ساخته مي شوند را مورد مطالعه قرار مي دهيم.

 

ABSTRACT

In this paper, new findings on the behavior of transmitted ionizing effect transistors (IMOS) have been presented. Impact ionization field transistors are devices that allow for slopes below the threshold of up to 5 mv / dec. In these devices, the impurities in the seam and source are different, and only part of the canal is covered by the gate. In this paper, the effect of geometric parameters of gauge length, intrinsic length and thickness of the silicon layer on the performance of IMOS has been investigated. The results show that increasing the length of the gate to the length of the intrinsic area causes a decrease in the bias voltage, but decreases the slope below the threshold. Also, the use of a thin layer for silicon improves the overall efficiency of the device. In this paper, the P-IMOS device was simulated on SOI using ATLAS software.

 

INTRODUCTION

Impact ionization impact (IMOS) transistor was introduced for the first time in 2002 as a new device. This device can reduce the slope of the substrate to 5 mV / dec through the impact ionization phenomenon instead of the thermal penetration of the carriers from the source to the canal. Basically, this device can be considered as a p-n diode in failover mode with a gate-controlled failover voltage. Simulations have been done to evaluate the best bioassay conditions for n-IMOS, the effect of impurity concentration on the channel. In this paper, we study the effect of geometric parameters of p-IMOS device made by superconductors constructed on silicon oxide (SOI) 2 insulation.

 

 

Year: 2010

Publisher : Eighteenth International Energy Conference of Iran

By : Saba Rajabi, Ali Asghar Arouji

File Information: Persian Language/ 5 Page / size: 687 KB

Download

سال :1389

ناشر : هجدهمین کنفرانس بین المللی برق ایران

کاری از : صبا رجبي , علي اصغر اروجي

اطلاعات فایل : زبان فارسی / 5 صفحه / حجم : KB 687

لینک دانلود